


Architettura degli Elaboratori 2020/2021, seconda parte domande d'esempio

Esempi di domande sugli argomenti presentati dopo il primo compitino:

- Datapath, e Pipeline (con "hazards")
- Gestione delle eccezioni
- Tecniche di gestione dell'ingresso/uscita
- Gerarchie di memoria e Cache (tecniche varie)

Domanda 1

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui la ALU usa il registro A come sorgente di una delle sue operazioni



Scegli un'alternativa:

- ☐ non rispondo
- ☐ tutte meno beq e j
- ☐ tutte le istruzioni aritmetico-logiche (add, and, or, sub)
- ☐ nessuna delle altre risposte e' corretta
- ☐ tutte meno j
- ☐ add, and, beq, lw, or, slt, sub

Domanda 2

("DOMANDA DI RAGIONAMENTO" ...)

Se ho una cache con 32 blocchi di 4 byte ciascuno, quale dei due seguenti brevi programmi assembly per MIPS rischia di provocare più miss durante la sua esecuzione ?

[esempio: progr.A con un loop lungo 30 istruzioni e progr.B con un loop lungo 60 istruzioni]

Si suggerisce di tenere in considerazione le possibili dinamiche di località e la struttura della cache.

Domanda 3

Si descrivano brevemente i vantaggi e gli svantaggi di una architettura con cache rispetto a una architettura senza cache.

Domanda 4

Si spieghi il significato della frase "al termine di un trasferimento ad interruzione di programma viene ripristinato lo stato della computazione interrotta"

Domanda 5

Si consideri un processore come il MIPS32 con clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4byte alla frequenza di 1kHz. Il registro dati della periferica è pure a 32bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliano 120 istruzione dell'handler e che dopo il trasferimento ci vogliano altre 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati.

Scegli un'alternativa:

- ☐ non è possibile perché il processore non ha cicli macchina a sufficienza per eseguire la quantità di istruzioni necessaria per il quantitativo di dati generato dalla periferica
- ☐ sì riuscendo anche a portare avanti il programma che viene interrotto ad ogni richiesta di trasferimento
- ☐ con questi valori numerici, la risposta in linea teorica è sì, ma il programma che viene interrotto ad ogni richiesta di trasferimento non avanzerebbe
- ☐ non rispondo
- ☐ nessuna delle altre risposte è corretta
- ☐ sì perché la frequenza con cui il processore riesce a leggere i dati è indipendente dalla frequenza del clock

Domanda 6

Con riferimento ai principi di funzionamento dell'I/O visti a lezione, rispetto all'I/O a controllo di programma e ad Interruzione, la modalita' di I/O in DMA e', tra le altre cose:

Scegli un'alternativa:

- ☐ nessuna delle altre risposte è corretta
- ☐ piu' veloce in termini di tempo impiegato per il trasferimento di blocchi di dati
- ☐ un'alternativa del tutto comparabile in termini di efficienza, economia e prestazioni alle altre tecniche di I/O
- ☐ piu' economica in termini di componenti elettronici richiesti
- ☐ piu' efficiente in termini di uso del processore principale
- ☐ non rispondo

Domanda 7

Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50 ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1 ns. Se la hit rate durante l'esecuzione è 0.9, qual è (in prima approssimazione) il tempo di esecuzione del programma? (NB: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria, trascurando il tempo di esecuzione delle istruzioni)

Scegli un'alternativa:

- ☐ Circa 3 ms
- ☐ Circa 7 ms
- ☐ Circa 22 ms
- ☐ non rispondo
- ☐ nessuna delle altre risposte è corretta

Domanda 8

Considerando una memoria cache di 8k blocchi, e ogni blocco di 8 parole, si chiedere di indicare quanti bit sono necessari per il TAG sapendo che un indirizzo di memoria e' rappresentato su 32 bit?

Scegli un'alternativa:

- ☐ nessuna delle altre risposte è corretta
- ☐ 13
- ☐ 14
- ☐ non rispondo
- ☐ 18
- ☐ 32

Domanda 9

Si descrivano gli ingressi della rete Control Unit nel datapath multi - ciclo MIPS32

Domanda 10

Quali registri generali deve preservare un gestore delle eccezioni MIPS?

Scegli un'alternativa:

- ☐ tutti i registri generali utilizzati, compreso \$at, ma esclusi \$k1 e \$k0
- ☐ solo il registro \$at
- ☐ solo i registri \$at e \$v0
- ☐ solo i registri \$k1 e \$k0
- ☐ i registri generali utilizzati e tutti i registri del Coprocessore 0
- ☐ solo i registri del Coprocessore 0
- ☐ non rispondo
- ☐ nessuna delle altre risposte e' corretta

Con riferimento al seguente insieme di istruzioni:

```
li $t3,32           # riga 1
la $t4,0x10001100   # riga 2
la $t0,0x80000440   # riga 3

L2:                 # riga 4
beq $t3,$0,L3       # riga 5

L1:                 # riga 6
lw $t1,0($t0)       # riga 7
li $t2,1            # riga 8
and $t1,$t1,$t2     # riga 9
beq $t1,$0,L1       # riga 10
lw $t1,-4($t0)      # riga 11
sw $t1,0($t4)       # riga 12

addi $t3,$t3,-1     # riga 13
addi $t4,$t4,4      # riga 14
j L2                # riga 15

L3:                 # riga 16
```

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 10.

Scegli un'alternativa:

- ☐ nessuna delle altre risposte è corretta
- ☐ non rispondo
- ☐ il dato proveniente dalla periferica viene scritto in memoria
- ☐ si salta incondizionatamente al trasferimento del prossimo dato
- ☐ viene verificato se la periferica si trova in stato "ready".
- ☐ viene verificato se siano finiti i dati da trasferire

(“DOMANDA DI RAGIONAMENTO” su argomento della prima parte...)
Tra le pseudo-istruzioni del linguaggio assembly MIPS32 consideriamo
li rdest,imm.


Questa pseudo-istruzione viene tradotta dall'assembler in due modi diversi:

- uno per il caso in cui il valore di imm sia rappresentabile con soli 16 bit, usando
ori rdest,\$0,imm
- un secondo modo per il caso di valori imm che richiedono 32 bit, usando
lui \$at,16 bit alti di imm
ori rdest,\$at,16 bit bassi di imm

Quale delle due alternative verrà usata quando imm vale -0x0100? Perché?

Domande su argomenti di approfondimento:

Memo about pipeline (and the trick considered available)



Potential hazards still in many other access sequences ...!

Domanda 1

Con riferimento alla implementazione in pipelining su 5 stadi (IF, ID, EX, MEM, WB) dell'ISA MIPS32 si identifichino eventuali data hazards presenti nel seguente codice. Per ciascun data hazard va fornita una descrizione del motivo per cui si è identificato quell'hazard, non è sufficiente indicare che c'è un hazard.

```
.data 0x10008000
array: .word 10, 21, 32, 23, 40, 12, 86, 72, 23, 18, 35, 68, 27, 46, 55

.text
main:
li $v0,0 # init risultato
lui $t0,0x1000 # base vettore, ms half-word
ori $t0,$t0,0x8000 # base vettore, ls half-word
li $t1,2 # init primo indice
li $t2,12 # init ultimo indice
loop:
beq $t1,$t2,endlow # test di uscita, esci se primo indice = ultimo indice
sll $t3,$t1,2 # indice => offset (una word contiene 4 byte)
add $t4,$t0,$t3 # base + offset
lw $t5,0($t4) # accesso al valore dell'array in memoria
add $v0,$v0,$t5 # calcolo della somma
addi $t1,$t1,1 # incremento indice
j loop
endlow: # fine esecuzione
jr $ra
```

Domanda 3

Si considerino due cache, C1 e C2, costituite entrambe da 4 blocchi di due word. La cache C1 è direct-mapped, la cache C2 è fully-associative con politica di rimpiazzamento LRU.

Determinare, nei due casi, il numero di miss per la seguente sequenza di operazioni di lettura di una word agli indirizzi: 508, 1016, 504, 24, 540, 1048, 1052, 1056, 540, 24, 536. Gli indirizzi sono al byte, espressi in decimale. Si assuma che all'inizio le cache siano vuote.

Si richiede di spiegare in modo dettagliato il ragionamento che ha portato alla risposta.